在存儲(chǔ)器中,對(duì)于 Bit line 較少的數(shù)據(jù)傳輸,通過 傳統(tǒng)無源總線終端電阻器(戴維南端接)將 DDR 傳 輸線阻抗與電源阻抗匹配,可以很好的降低成本(如 圖 1)。
圖 1.源總線終端線路圖
當(dāng) Q1 導(dǎo)通時(shí),Q2 關(guān)斷,電流通過電阻 RS 和 RT 從 VDDQ 流到 VTT,此時(shí) VTT 終端 Sink 電流,接收器輸 入電壓(Vin)高于 Vref,Receiver 實(shí)現(xiàn)數(shù)字信號(hào)“1” 輸入;
當(dāng) Q2 導(dǎo)通時(shí),Q1 關(guān)斷,電流從 VTT 通過 RT 和 RS 經(jīng) Q2 到地,VTT 終端 Source 電流,此時(shí) Vin 低 Vref, Receiver 實(shí)現(xiàn)數(shù)字信號(hào)“0”輸入。
一、 為了獲取更快的數(shù)據(jù)傳輸率和保證數(shù)據(jù)傳輸?shù)姆€(wěn)定, 越來越多的工業(yè)、汽車、通信和便攜式電子系統(tǒng)使 用 DDR 存儲(chǔ)器進(jìn)行數(shù)據(jù)傳輸。
在 DDR 存儲(chǔ)器中,多個(gè) Bit line 共享一個(gè) VTT 電 壓。在 DDR 數(shù)據(jù)讀寫中,為了保證接收端數(shù)據(jù)讀寫 準(zhǔn)確,Vin 必須大于或小于 Vref 電壓 125mV 才能保 證比較器的正確翻轉(zhuǎn)。
以 DDR4 為例,假設(shè)共有 50 Bit lines。此時(shí)傳統(tǒng) 的無源終端電阻器就要考慮功耗的問題,特別是在 High-bit line 與 Low-bit line 不對(duì)稱時(shí),此時(shí)不 得不降低 RP 電阻。
一般 Q1 和 Q2 的導(dǎo)通阻抗幾十歐姆(以 20Ω為例), 在 DDR4 中,當(dāng)高 bit 位多于低 bit 位時(shí),VTT 吸收 電流,為了保證數(shù)據(jù)讀寫的準(zhǔn)確,推算公式:
VDDQ-VTT)*{ RT/(RQ1+RS+RT)}+VTT=(1.2-0.6)*(25/65)+0.6≥0.725
計(jì)算得出 VTT 電壓不能小于 0.428V。
以此 DDR4 為例,當(dāng)全為低 bit 位時(shí),為了保證 VTT 電壓,此時(shí) RP 電阻不能超過 1Ω,將帶來的 0.92W 的功耗,計(jì)算公式:
VDDQ2/{RP+RP//[(RT+RS+RQ2)/50]}={1.22/[1+1//(65/50)]}
而因 RP 電阻就額外帶來了 0.78W 的功耗,這將是無 法接受的。
二、 與無源端接相比,有源端接(圖 2)的優(yōu)勢(shì)是可以提 供具有大電流輸出能力的穩(wěn)定 VTT 電壓,這樣可以從源頭上避免無源終端因阻抗匹配問題造成讀寫數(shù) 據(jù)錯(cuò)誤,同時(shí),由于 Rp 分壓電阻的去除,可以大大 提升系統(tǒng)效率。
圖 2
如圖 1、圖 2 所示,VTT 是一個(gè)同時(shí)具有 Sink 和 Source 能力的有源終端,它的工作模式和無源端接 一樣,但是在 Sink 或者 Source 電流時(shí),有源端接 通過內(nèi)部環(huán)路自動(dòng)調(diào)整 VTT 電壓,保證 VTT 電壓始 終等于 1/2*VDDQ。
思瑞浦推出的 TPL51200 是一款適用于 DDR 內(nèi)存總 線終端電源的高性能線性穩(wěn)壓器。和一些 DCDC 解決方案比較,TPL51200 減少了器件 數(shù)量,節(jié)省了板子的空間和系統(tǒng)成本。只需要較少 的 MLCC 電容,在全溫度范圍內(nèi)(-40oC to +85oC)擁有很好的負(fù)載調(diào)整率,如(圖 3)所示。
圖 3
同時(shí) TPL51200 也具備很好的瞬態(tài)調(diào)整能力,如(圖 4)所示。
圖 4
TPL51200 內(nèi)置軟啟(如圖 5)、短路保護(hù)(如圖 6)、 過流保護(hù)、過溫保護(hù)等功能,還可以監(jiān)視輸出電壓 的 PGOOD 腳,幫助確認(rèn) VTT 的建立,保證數(shù)據(jù)讀寫 的準(zhǔn)確性。
圖 5
圖 6
DDR終端電源芯片TPL51200能滿足所有DDR、DDR2、 DDR3、DDR3L、DDR4、LPDDR4 等 VTT 總線終端電源的 需求。