h1_key

  Chiplet通過把不同芯片的能力模塊化，利用新的設計、互聯(lián)、封裝等技術，在一個封裝的產品中使用來自不同技術、不同制程甚至不同工廠的芯片。高性能計算、人工智能、汽車電子、醫(yī)療、通信等市場上“火熱”的應用場景中都有Chiplet高密度集成推動的解決方案。

  從半導體市場來看，新興終端產品應用方面的需求越來越復雜和多元化。當前AR、VR、云端、自動駕駛、人工智能等衍生出新的需求，例如：追求更高性能、更高傳輸速率、更高頻寬等，這對先進制程下的芯片設計帶來諸多挑戰(zhàn)。

  長電科技專家認為，挑戰(zhàn)主要來自以下幾方面：

  一是隨著芯片晶體管數(shù)量暴增，芯片的面積變大，造成芯片良率降低;

  二是隨著半導體工藝進步，芯片設計難度和復雜度也在增加，帶來芯片開發(fā)成本的增加;

  此外，多芯片的集成，不良率增加，也帶來wafer成本的進一步增加等。

  延續(xù)摩爾定律：

  異構集成“小芯片”實現(xiàn)“大效益”

  長電科技專家認為，Chiplet是集成電路微系統(tǒng)集成進程中的一條普通而必然的路徑，Chiplet最大的應用場合是“需要”采用異構集成的場合，從原理看，Chiplet通過將復雜芯片的不同功能分區(qū)，采用不同制程工藝生產單獨裸片(Die)，再使用先進封裝互連技術整合在一起。

  Chiplet也是一個系統(tǒng)工程，涉及到芯片設計、晶圓制造、封裝、測試等多個環(huán)節(jié)，從封測的角度講，核心在于如何真正在封裝中優(yōu)化布局以獲得更佳性能。

  長電科技專家表示，異構集成的小芯片封裝可以突破傳統(tǒng)SoC制造面臨的諸多挑戰(zhàn)(掩膜規(guī)模極限和功能極限等)，從而大幅提高芯片的良率，有利于降低設計的復雜度和設計成本以及降低芯片制造的成本。

  此外，Chiplet繼承了SoC的IP可復用特點的同時，進一步開啟了半導體IP的新型復用模式，即硅片級別的IP復用，進而縮短芯片上市時間。

  同時，芯片堆疊技術的發(fā)展也必然要求芯片互聯(lián)技術的進化和新的多樣化的互聯(lián)標準。今年3月，旨在推動Chiplet接口規(guī)范標準化的UCIe(Universal Chiplet Interconnect Express)產業(yè)聯(lián)盟成立。長電科技正在積極支持和參與到全球范圍內針對小芯片互聯(lián)標準的制定過程中，已于今年6月加入UCIe產業(yè)聯(lián)盟，共同致力于Chiplet核心技術突破和成品創(chuàng)新發(fā)展。

  新型高性價比的異構集成技術平臺：

  線寬小至2μm

  Chiplet先進封裝需要高密度互連，封裝本身不再只是封裝單個芯片，必須綜合考慮布局、芯片和封裝的互聯(lián)等問題，這使得高密度、異構集成技術成為行業(yè)的熱點。半導體行業(yè)正在支持各種類型的Chiplet封裝，例如2.5D、3D、SiP等技術。

  去年7月，長電科技推出了XDFOI全系列極高密度扇出型封裝解決方案。該解決方案在線寬或線距最小可達到2um的同時，可實現(xiàn)多層布線層;另外，采用了極窄節(jié)距凸塊互聯(lián)技術，封裝尺寸大，可集成多顆芯片、高帶寬內存和無源器件。

  XDFOI在系統(tǒng)成本、封裝尺寸上都具有一定優(yōu)勢，可以應用于工業(yè)、通信、汽車、人工智能、消費電子、高性能計算等多個領域。XDFOI Chiplet的技術平臺包括2D/2.5D/3D Chiplet，能夠為客戶提供從常規(guī)密度到極高密度，從極小尺寸到極大尺寸的一站式服務。

  從性能、成本、上市時間等方面來講，小芯片異構集成封裝較傳統(tǒng)SoC制造封裝更具優(yōu)勢，是整個半導體業(yè)界通力合作并持續(xù)發(fā)力的方向之一。

  長電科技將持續(xù)與客戶保持緊密的合作，繼續(xù)推進高密度SiP集成技術，以注冊商標XDFOI為主線的2.5D、3D晶圓級小芯片集成技術的生產應用和客戶產品導入，為全球客戶高度關注的芯片異構集成提供高性價比、高集成度、高密度互聯(lián)和高可靠性的解決方案,引領先進芯片成品制造技術創(chuàng)新邁向新高度。